

7. CONVERTIDORES DIGITAL A ANALÓGICO (DAC) Y ANALÓGICO A DIGITAL (ADC).

ÍNDICE

- 7.1. Introducción. Interfaces entre el mundo digital y el analógico.
- 7.2. Convertidores DAC. Características de funcionamiento. Parámetros.
- 7.3. Convertidores ADC. Modos de funcionamiento.
- 7.4. Método de conversión ADC. Muestreo y retención.
- Prácticas de laboratorio: Uso del convertidor DAC.
- Prácticas de laboratorio: Uso del convertidor ADC.

OBJETIVOS

- Describir los parámetros característicos de los convertidores.
- Describir el funcionamiento de varios tipos de convertidores DAC.
- Describir el funcionamiento de varios tipos de convertidores ADC.
- Reconocer los errores producidos en las conversiones ADC y DAC.
- Manejar los convertidores del microcontrolador.
- Realizar aplicaciones prácticas con los convertidores del microcontrolador.

RESUMEN

Este capítulo trata de los circuitos de conversión entre valores digitales y valores analógicos. Primero, se presentan los circuitos de conversión digital a analógico con la implementación física de varios tipos, sus ventajas y sus inconvenientes, haciendo especial énfasis en el convertidor DAC del microcontrolador M16C. Segundo, se tratan los convertidores ADC con un enfoque parecido a los DAC. Para ambos, se presentan algunos circuitos integrados estándares MSI. Este capítulo termina con la realización en el laboratorio de prácticas de tipo *práctica asistida*.

PALABRAS CLAVE

Convertidores DAC y ADC. FSO (Escala completa de salida). Resolución. Porcentaje de resolución. Precisión. Escalado. Monotonicidad. Muestreo y Retención. Convertidor en escalera. Convertidor de aproximaciones sucesivas. Convertidor sigma-delta.

7.1. Introducción. Interfaces entre el mundo digital y el analógico.

Consumo Eléctrico (MW)




Figura 7.1.1. Consumo eléctrico (Mw) para un día típico de una determinada región. (a) representado como magnitud continua (analógico), (b) discretizado cada hora (digital).




Figura 7.1.2. Consumo eléctrico (Mw) de la figura 7.1.1 digitalizado con 4 bits (valores entre 0 y 15).

7.2. Convertidores Digital a Analógico (DAC). Características de funcionamiento. Parámetros.

7.2.1 Convertidor con ponderación binaria




Figura 7.2.1. Convertidor con ponderación binaria.

$$V_{OUT} = -\frac{V_{REF} R_F}{R} \left(\frac{b_0}{8} + \frac{b_1}{4} + \frac{b_2}{2} + b_3 \right)$$

Este tipo de convertidor es simple y trabajan en paralelo, pero su principal desventaja es el gran número de resistencias de distinto valor que se necesitan. Así, para un DAC de 10 bits son necesarias 10 resistencias con valores de R a $512 R$, con una muy baja tolerancia para poder mantener la precisión del convertidor.

7.2.2. Convertidor en escalera ponderado R/2R (*Weighted Resistor Ladder*)




Figura 7.2.2. Convertidor en escalera R/2R.

$$V_{OUT} = -\frac{V_{REF} R_F}{R} \left(\frac{b_0}{8} + \frac{b_1}{4} + \frac{b_2}{2} + b_3 \right)$$

Los parámetros característicos de un convertidor DAC son:

- **Escala completa de salida (Full-Scale Output (FSO)).** Se define como el máximo valor analógico de salida posible, es decir, cuando se aplica a la entrada el máximo valor binario. Así, en el ejemplo de la figura 7.2.1., la FSO es 5 v. puesto que cuando se aplica el máximo valor binario de entrada $(b_3, b_2, b_1, b_0) = (1, 1, 1, 1)$ el valor de salida es 5 v.
- **Resolución (Resolution):** Se define como la diferencia en voltios que se produce a la salida del convertidor para un cambio sucesivo de su valor binario. Así, en el ejemplo de la figura 7.2.1., la resolución es $1/3 \text{ v.} = 0,33 \text{ v.}$ También, es típico expresarlo como el recíproco del número de escalones discretos de la salida (expresado en porcentaje). Para un DAC el número total de escalones discretos es $2^n - 1$, donde n es el número de bits. Así, para un DAC de 8 bits, la resolución es:
$$[1/(2^8 - 1)] * 100 = 0,3922\%.$$
 Además, se define la resolución como el número de bits que se convierten y es el parámetro que caracteriza al convertidor.
- **Precisión:** Es la comparación entre la salida real de un DAC y la salida esperada. Se expresa como un porcentaje de la tensión de salida máxima. Idealmente, la precisión debería ser como mucho $\pm 1/2$ del bit LSB (bit menos significativo). Así, para un DAC de 8 bits, LSB es $1/256$ y la precisión es aproximadamente $\pm 0,2 \%$.
- **Linealidad:** Es la desviación (error lineal) de la salida ideal. Un caso especial es el error de offset (cuando todos los bits están a cero).
- **Monotonicidad:** Un DAC es monótono si no produce escalones inversos cuando se le aplica secuencialmente su rango completo de bits de entrada.

Práctica de Laboratorio: Uso del convertidor DAC

El convertidor DAC interno del microcontrolador M16C es un convertidor DAC basado en la técnica en escalera R-2R, con dos canales independientes de 8 bits. En dicho método, la tensión de salida es proporcional al peso binario de los bits de entrada, cumpliéndose:

$$V_{OUT} = \frac{V_{REF}}{256} * [Contenido\ del\ registro\ DA_i]$$

El tiempo de conversión es de 3µs.

Pines de salida:

Pin 3: P9_4 / DA1

Pin 4: P9_3 / DA0

Registros de los convertidores: DA0 y DA1 y DACON

Especificación de la práctica

Convertir una señal digital en analógica y comprobarla con la ayuda del osciloscopio. En la figura 7.2.3. se muestra el diagrama de bloques. De forma continua, el programa debe generar, (por ejemplo, cada 20 µs, para que sea superior al tiempo de conversión del DAC) un secuencia de valores binarios, desde 0 hasta 255 ($2^8 - 1$) y desde 255 hasta cero. El DAC 0 del microcontrolador debe de forma continua realizar la conversión de dichos valores binarios. Para verificar el correcto funcionamiento, comprobar la salida en el osciloscopio.




Figura 7.2.3. Diagrama de bloques para la práctica: Uso del convertidor DAC.

En el osciloscopio se deben comprobar los siguientes valores:

- Periodo de la señal analógica:

$$T = t_{\text{subida}} + t_{\text{bajada}} = (20 \mu\text{s} \times 255) + (20 \mu\text{s} \times 255) = 10,2 \text{ ms}$$

- Tensión máxima de salida: $V_{\text{OUT,MAX}} = (V_{\text{REF}} \times 255) / 256 = 4,98 \text{ v.}$

Para la realización de la práctica puedes elegir entre utilizar la interrupción del temporizador o no. En cualquier caso, realiza un diagrama de flujo y especifica los valores de los parámetros característicos de nuestro convertidor. En la figura 7.2.4 se muestra un diagrama de flujo para el DAC 0 basado en la interrupción del temporizador TA0. La variable booleana *sentido* indica si la secuencia es ascendente (*sentido*=0) o descendente (*sentido*=1), y la variable, *cuenta* indica el valor de la secuencia que se pasa a la salida del convertidor por el P9_3.





Figura 7.2.4. Diagrama de flujo del DAC basado en interrupción.

Registros de control del convertidor DAC.

D-A control register




Symbol
DACON

Address
03DC₁₆

When reset
00₁₆

Bit symbol	Bit name	Function	R;W
DA0E	D-A0 output enable bit	0 : Output disabled 1 : Output enabled	○ ○
DA1E	D-A1 output enable bit	0 : Output disabled 1 : Output enabled	○ ○
Nothing is assigned. In an attempt to write to these bits, write "0". The value, if read, turns out to be "0"			— —

D-A register



Symbol
DA_i (i = 0,1)

Address
03D8₁₆, 03DA₁₆

When reset
Indeterminate

Function	R;W
Output value of D-A conversion	○ ○

7.3. Convertidores Analógico a Digital (ADC). Modos de funcionamiento.

Aproximaciones sucesivas




Figura 7.3.1.

El funcionamiento del convertidor es el siguiente: los bits de entrada al DAC se habilitan (ponen a 1) cada vez, comenzando por el MSB. Cada vez que se habilita un bit, el comparador produce una salida que indica si la tensión analógica de entrada es mayor o menor que la salida del DAC (V_{out}). Así, tenemos que:

- Si $V_{out} > V_{analógica} \rightarrow \text{Comparador} = 0 \rightarrow \text{MSB de SAR} = 0$
- Si $V_{out} < V_{analógica} \rightarrow \text{Comparador} = 1 \rightarrow \text{MSB de SAR} = 1$

La conversión completa necesita n ciclos.

Parámetros que afectan a la conversión.-

Frecuencia de muestreo: La frecuencia mínima de muestreo debe ser el doble de la frecuencia de la señal (Shannon).

$$f(t) = x \cdot \text{sen}(2 \cdot M \cdot \upsilon \cdot t)$$

Tiempo de conversión: Es el tiempo requerido para completar la conversión de la señal de entrada. Esto implica que la frecuencia máxima que puede ser muestreada sin errores es:

$$f_{\text{max}} = \frac{1}{2 \cdot \text{tiempo de conversión}}$$

Precisión: Relaciona la señal más pequeña con la señal medida (en porcentaje).

$$\text{Precisión} = \frac{V_{\text{resolución}}}{V_{\text{señal}}} \cdot 100 \%$$

Tiempo de apertura: Se define como:

$$T_{\text{ap}} = \frac{1}{2 \cdot M \cdot V_{\text{max}}(2^n)}$$

Muestreo y retención (sample & hold): Es un circuito que permite que el tiempo de apertura sea más corto y así poder satisfacer el tiempo de conversión analógico–digital. Este sistema puede ser usado por el microcontrolador M16C, según se muestra en la figura 7.3.2.




Figura 7.3.2. Circuito del *Sample & Hold*

Para el registro de control ADCON0, se tiene lo siguiente:

- CKS0 : Es el bit de selección de la frecuencia. Si vale 0, se selecciona $f/4$. Si vale 1, se selecciona $f/2$.
- ADST: Es el flag de comienzo de la conversión A-D. Si vale 1, comienza la conversión.
- TRG: Bit de selección del disparador. Si vale 0, se usa un disparador software. En caso contrario, se usa AD_{TRG} como disparador.

- MD1 y MD0 definen el modo de operación:

<u>MD1</u>	<u>MD0</u>	
0	0	Modo <i>un-disparo</i>
0	1	Modo <i>repetición</i>
1	0	Modo <i>barrido único</i>
1	1	Modos barrido repetido 0 y 1

- CH2, CH1 y CH0 seleccionan el canal de entrada (entre 0 y 7).

Para el registro de control ADCON1, se tiene:

- OP1, OP0: Definen el modo de conexión de amplificadores operacionales externos.
- V_{CUT} : Define el bit de conexión de la tensión de referencia, V_{ref} .
- CKS1: Es el bit de selección de frecuencia. Si vale 1, se selecciona f_{AD} , sino, se selecciona $f_{AD}/2$ ó $f_{AD}/4$.
- BITS: Define si el modo de conversión es de 8 ó 10 bits.
- MD2: Si vale 1, se selecciona el modo de barrido repetido.
- SCAN1, SCAN0: Selección de pin de barrido A-D.

Para el registro ADCON2:

- SMP: Selecciona el método de conversión A-D. Si es 1, se selecciona con *sample* y *hold*. De lo contrario, se selecciona sin *sample* y *hold*.

El microcontrolador M16C dispone de 10 pines de entrada analógica. Así mismo, dispone de varios métodos para realizar la conversión: modo de un disparo, modo repetición, modo barrido único, modo barrido repetido 0, y modo barrido repetido 1.

Velocidad de conversión: La velocidad de conversión dependerá del número de bits que se estén utilizando y del uso de *Sample & Hold*. La tabla 7.3.1. muestra las diferentes posibilidades.

SIN <i>SAMPLE & HOLD</i>		CON <i>SAMPLE & HOLD</i>	
8 bits	10 bits	8 bits	10 bits
49 ciclos	59 ciclos	28 ciclos	33 ciclos
250 KHz mínimo		1 MHz mínimo	

Tabla 7.3.1. Velocidad de conversión del convertidor ADC

EJERCICIO: Conversión ADC en modo repetición con función muestreo y retención, disparo por software y 8 bits de resolución. En la figura 7.3.5 se muestra el diagrama de bloques. Parámetros característicos.




Figura 7.3.5. Diagrama de bloques para la práctica: Uso del convertidor ADC.

```

mov.b      #1, ADCON2      ; Simple & hold
mov.b      #88H, ADCON0    ; canal 0, modo repeat, disparo SW y f/2
mov.b      #30H, ADCON1    ; modo 8-bits
bset       ADST            ; comienzo conversión AD
    
```

EJERCICIO: Opcional. Probar otro modo de conversión.

```

;*****
;
;*
;* Practica 4.b: Uso del conversor analógico digital (ADC)
;* Modo repetición . Adaptar a la práctica.Buscar en internet.
;*****
;
;----- Inicialización -----
mov.b #80h,TA0MR
mov.w #31250,TA0 ; 0,1 seg
mov.b #07h, TA0IC

mov.b #0FFh, PD7 ; Puerto 7 de salida
bset PRC2 ; Protección, necesario para cambiar PD9
mov.b #0FFh, PD9 ; Puerto 9 de salida
bclr PRC2

mov.b #88h, ADCON0 ; RegistroAN 0, modo REPEAT disparo SW(con Bit 6),fAD/2
mov.b #20h, ADCON1 ; Modo 8 bits, Vref conectado
mov.b #01h, ADCON2 ; Muestreo y retención

fset i ; Activar interrupción
bset TA0S ; Arrancar el TA0
bset ADST ; Arrancar conversor A-D

bucle:
jmp bucle

;----- Rutina manejo interrupción del TA0 -----

int_ta0:

push.w r0
push.w r1
push.w a0

mov.w #0, r1
mov.b AD0L, r0I ; cargo en R0L el valor digitalizado

movll r0I, r1I ; nibble bajo a R1L_L
mov.w r1, a0 ; copiar R1 en A0
Ide.b display[a0], r0h ;R0h patron display para el 2º digito

movll r0I, r1I ; nibble bajo a R1L_L
mov.w r1, a0 ; copiar R1 en A0
Ide.b display[a0], r0h ;R0h patron display para el 2º digito

btstc 3,TA0IC ; 2msec?
jnc delay
add.w #1,r0 ; r0 count up
cmp.w #50,r ; r0=50? (¿100 milisegundos?)
jnz delay ; Si no han transcurrido volvemos...

muestrear:
mov.w #0,r0
mov.w #0,r1
mov.b AD0,r1I ; sacamos el contenido a r1I
mov.w #0,a0
mov.w #0,r0
movLL r1I,r0I ; copiamos los 4 bits inferiores en r0
shl.b #-4,r1I ; tenemos la parte alta del byte en r1

mov.w r1,a0
Ide.b display[a0],r1h ; descodificamos la parte alta

```

```

mov.w r0,a0
lde.b display[a0],r0h          ; decodificamos la parte baja

mov.b r1h,P7                   ; salida parte alta a puerto 7
mov.b r0h,P9                   ; salida parte baja a puerto 9

jmp main

```

;A continuación los valores que asignamos a cada valor de salida del
;D-A para decodificarla en valores válidos para los displays
;7 segmentos activados a nivel bajo e ignorando el punto(siempre off)

display:

```

.byte 10000001b ;0
.byte 11001111b ;1
.byte 10010010b ;2
.byte 10000110b ;3
.byte 11001100b ;4
.byte 10100100b ;5
.byte 10100000b ;6
.byte 10001111b ;7
.byte 10000000b ;8
.byte 10001100b ;9
.byte 10001000b ;A
.byte 11100000b ;b
.byte 10110001b ;C
.byte 11000010b ;d
.byte 10110000b ;E
.byte 10111000b ;F

;
;----- tabla de vectores fija -----
;
.section    display,romdata
.org       Vvector+(8*4)
.lword    reset

;
;----- final del programa -----
;
.end
;

```

7.5. Bibliografía.

- [Floyd, 2000] FLOYD, T.L., *Fundamentos Digitales*, Ed. Prentice Hall, 7ª edición, 2000.
- [Muñoz Merino, 1989] MUÑOZ MERINO, E. *Circuitos Electrónicos: Digitales I*, Ed. Servicio Publicaciones de la E.T.S.I. Telecomunicación de Madrid, 5ª edición, 1989.

Manuales del fabricante. Disponibles en el laboratorio en formato pdf.